

编号：OISA-2026-CN-001

OISA 计算节点参考设计

Reference Design of Compute Nodes Based on the Omni-directional Intelligent Sensing Express Architecture (OISA) Protocol

OISA 协同创新平台

2026-01-31 发布

版权申明

本文件为OISA硬件设计规范类指导性技术系列文件之一——《OISA计算节点参考设计规范》，其著作权由编制单位共同享有。

转载、摘编或利用其它方式使用该技术文件的文字或者观点的，应注明引用来源。

对于未经著作权人书面同意而实施的剽窃、复制、修改、销售、改编、汇编和翻译出版等侵权行为，编写单位将追究其相应法律责任，感谢配合与支持。

编写组

本文件主要起草单位：摩尔线程智能科技（北京）股份有限公司、中国移动研究院、之江实验室、新华三技术有限公司等。

目录

版权申明	II
编写组	III
目 录	IV
1.范围	1
2.缩略语	1
3.计算节点参考设计	2
3.1 概述	2
3.2 计算节点简介	3
3.3 CPU 主板	6
3.4 GPU 载板	8
3.5 PCIe Switch 板	11
3.6 电源单板	13
3.7 SSD 背板	15
3.8 IO 板	16
3.9 PCIe Riser 板	18
3.10 风扇背板	18
3.11 热设计	19

1. 范围

本规范提供了满足 OISA 协议超节点的计算节点设计参考，主要内容涵盖计算节点的组成架构和核心功能说明，主板与各单板的组成架构、互联接口以及结构尺寸的设计建议，以及计算节点的冷却散热要求与设计等内容。

本规范适用于向智能计算/云计算厂商提供产品的服务器厂商做设计参考。

2. 缩略语

下列缩略语适用于本文件。

表 1 缩略语

ARM	精简指令集 (RISC) 处理器架构 Advanced RISC Machine
BMC	基板管理控制器 Baseboard Management Controller
COM	串行通信协议接口 Serial Communication Port
CPLD	复杂可编程逻辑器件 Complex Programmable Logic Device
CPU	中央处理器 Central Processing Unit
DA-CEM	直连卡缘连接器 Direct Attached Card Edge Module
DDR	双倍数据传输模式 Double Data Rate
DIMM	双列直插内存模块 Dual Inline Memory Module
DPU	数据处理器 Data Processing Unit
E1.s	E1.s 接口 SSD, Enterprise and Datacenter Standard Form Factor 1U short
E3.s	E3.s 接口 SSD, Enterprise and Datacenter Standard Form Factor short
FOC	光纤光缆 Fiber Optic Cable
GDR	GPU 远程直接内存访问 GPU Direct RDMA
GDS	GPU 直接存储 GPU Direct Storage
GNR SP	英特尔新一代 Xeon 服务器级 CPU 产品线 (性能可扩展) Granite Rapids Scalable Performance
GPU	图形处理单元 Graphics Processing Unit
I2C	集成电路总线 Inter-Integrated Circuit
IO	输入输出 Input and Output
LPM	升每分钟 Liter per Minute
MCIO	MCIO 接口 Mini Cool Edge IO
MDI	介质相关接口 Medium Dependent Interface
NIC	网络接口卡 Network Interface Card
NPO	近封装光学 Near Packaged Optics
OAM	开放计算加速器模块 Open Compute Project Accelerator Module

OE	光引擎 Optical Engine
OISA	全向智感互联 Omni-directional Intelligent Sensing Express Architecture
OS	操作系统 Operating System
PCA	印制电路组装 Printed Circuit Assembly
PCIe	外设部件互联 Peripheral Component Interconnect Express
PDB	电源分配板 Power Distribution Board
PFR	平台固件恢复 Platform Firmware Resilience
PG25	25% 丙二醇 Propylene Glycol 25%
SATA	串行高级技术接口 Serial Advanced Technology Attachment
SDRAM	同步动态随机存取内存 Synchronous Dynamic Random-Access Memory
SFF	小外形规格 (定义存储的尺寸大小类型) Small Form Factor
SI	信号完整性 Signal Integrity
SPI	串行外设接口 Serial Peripheral Interface
SSD	固态硬盘 Solid State Drive
TPM	可信平台模块 Trusted Platform Module
U.2	U.2 接口 SSD, Universal 2nd Generation Form Factor (SFF-8639)
UBB	通用基板 Universal Baseboard
UID	设备标识 Unit Identification
USB	通用串行总线 Universal Serial Bus
VGA	视频图形阵列端口 Video Graphics Array
VPP	虚拟引脚端口 Virtual Pin Port

3. 计算节点参考设计

3.1. 概述

计算节点为超节点项目中的一个重要组成部分，涵盖了 CPU、GPU 以及周边如 PCIe Switch、Scale-out NIC，GDS 等器件。

节点高度 2U，节点内芯片组成参考：双路 CPU 与 8 GPU 芯片组合，GPU 内部存储和访问的数量配置为 GPU:GDR:GDS=2:2:1。

节点 CPU 可兼容 X86、ARM 和 C86 架构，CPU 通过 PCIe Switch 总线连接到各个 GPU，同时 Scale-out NIC 通过 PCIe Switch 连接到 GPU；同时 CPU 本身可通过 PCIe Switch 连接到 SSD 和业务/存储 NIC。

节点 GPU 形态为 OAM 模组与 UBB。

计算节点散热方式为液冷和风冷结合，CPU 和 GPU 采用液冷冷板散热，其他器件采用风冷散热。计算节点整体拓扑框图参考图 1，该参考设计基于 Intel GNR SP CPU。




图 1 计算节点拓扑架构框图

3.2. 计算节点简介

计算节点整体布局图如图 2 所示，爆炸图如图 3 所示。




图 2 计算节点整体布局




图 3 计算节点爆炸图

3.2.1. 计算节点组成

整体节点包含以下几个 PCA。

参考 CPU 主板(BMC on board)：采用 Intel Xeon-6 GNR SP 系列双路 CPU ，每颗 CPU 配备 16 条 DDR5 内存。通过 MCIO 对外提供总共 160 lane PCIe 5.0 接口。AMD 或者 Hygon 等平台主板也类似，采用双路设计。

GPU 载板：承载 OAM GPU 模组的载板，从机柜取电及对外提供高速接口，例如给 OAM 模组提供 SerDes 和供电。

PCIe Switch 板：同步与 CPU 主板和 GPU 载板连接，将 PCIe Lane 数量扩展后分配给各个 GPU 芯片，每个 GPU 芯片 配置 16 个 PCIe Lane；CPU 与每个 PCIe Switch 之间双上行（PCIe 16 Lane x2=32Lane）；Switch 板与 CPU 主板之间使用线缆连接，保证 SI 设计满足要求；与 GPU 载板之间推荐使用连接器对插或者线缆连接，连接方案以 SI 设计通过为准。

PDB 板：从机柜 Busbar 取电 54V，一路 54V 直接供给 GPU 载板；另一路转换成 12V 给 CPU 主板和其他外设如 SSD、NIC 等。

探索无界，生态共赢。欲览完整版技术蓝图，诚邀您加入 OISA 开放互联生态圈！

携手跨越算力互联壁垒，共建自主可控的 AI 智算新生态！

请联系隋老师，suifengwei@chinamobile.com

